MEMORY ACCESS SYSTEM

Publication number: JP62226500

Publication date:

1987-10-05

Inventor:

OHASHI TAKAYOSHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G11C7/00; G11C29/00; G11C29/04; G11C7/00;

G11C29/00; G11C29/04; (IPC1-7): G11C7/00;

G11C29/00


- european:

Application number: JP19860068426 19860328 Priority number(s): JP19860068426 19860328

Report a data error here

Abstract of JP62226500

PURPOSE:To use an address to a fault area and to access a normal nonused address area by inputting the address through an address signal changing means to a memory. CONSTITUTION:Addresses A0-A2 are changed through exclusive OR gates 1-3, etc., of an address signal converting means in accordance with control signals C0-C2, etc., the address to the fault area of a memory cell 5 is used, the nonused normal area of the cell 5 can be accessed and the reading/writing action of the normal data can be continued.



Data supplied from the esp@cenet database - Worldwide

19 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-226500

@Int Cl.1

创出

願

人

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月5日

G 11 C 29/00

3 0 1 3 1 1

株式会社東芝

C - 7737 - 5B 6549 - 5B

審査請求 未請求 発明の数 1 (全4頁)

劉発明の名称 メモリアクセス方式

②特 願 昭61-68426

②出 願 昭61(1986)3月28日

⑩発 明 者 大 橋 孝 喜

青梅市末広町2丁目9番地 株式会社東芝青梅工場内

川崎市幸区堀川町72番地

砂代 理 人 弁理士 本 田 崇

明細中

発明の名称
メモリアクセス方式

2. 特許請求の範囲

メモリを構成する複数のアドレス領域へのデータの読み書きを行なうメモリアクセス方式において、前記アドレス領域を指定するメモリアドレス信号を別のアドレス領域を指定するアドレス信号に変更するアドレス信号変更手段を介して前記メモリへ入力することを特徴とするメモリアクセス方式。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、メモリセルのアドレス領域(データ磨き込み領域)に対するアクセス方式に関する。

(従来の技術)

従来、メモリセルを構成する複数のアドレス 領域と、これら各領域にアクセスするメモリアド レスとの関係は固定されている。従って、メモリ セルのアドレス領域の一部が故障した場合で、且 つ、正常な未使用のアドレス領域があった場合で も、前記故障したアドレス領域に対するアドレス を用いて正常な未使用のアドレス領域をアクセス することができなかった。

(発明が解決しようとする問題点)

上記の如くメモリセルのアドレス領域の一部に故障が発生すると、このメモリセルに未使用の正常なアドレス領域があっても、このメモリセルを使用して正常なデータの読み書き動作ができなくなるため、このメモリセルを使用している装置の動作の継続を行なうことができないという欠点があった。

そこで本発明は上記の欠点を除去するもので、 故障アドレス領域を正常な未使用アドレス領域で 置き換えて正常なデータの読み書き動作を容易に 継続することができるメモリアクセス方式を提供 することを目的とする。

[発明の構成]

(問題点を解決するための手段)

特開昭 62-226500 (2)

本発明のメモリアクセス方式は、メモリセルをアクセスするアドレス信号を任意の別のアドレス信号に変更し得るアドレス信号変更手段を介して前記メモリセルへ前記アドレス信号を入力する 構成を採用している。

(作用)

本発明のメモリアクセス方式において、メモリセルの特定のアドレス領域が故障した場合、このアドレス領域にアクセスするアドレス信号を前記アドレス信号変更手段によって前記メモリセルの未使用の正常なアドレス領域に対応するアドレス領域を未使用の正常なアドレス領域に置き換えることができ、メモリセルへのデータ読み働き動作を継続することができる。

(実施例)

以下本発明の一実施例を図面を参照して説明 する。第1図は本発明の一実施例を示したプロッ ク図である。1、2、3は排他的論理和 (EXOR) ゲートでそれぞれアドレス信号A0 、A1 、A2

即ち、メモリアドレス信号000は0番地のアドレス領域を、メモリアドレス信号001は1番地のアドレス領域を指定することになり、以下同様である。

第 1 表

Λ0	A1	A 2	対応アドレス 領域(番地)	
0	0	0	0	
0	0	1	1	
0	1	0	2	
0	1	1	3	
1	0	0	4	
1	0	1	5	
1	1	0	6	
1	1	1	7	

ここで、メモリセル5のメモリアドレス010に 対応する2番地のアドレス領域が故障したとする。 と制御信号C0, C1, C2 の排他的論理和をとり、その結果をアドレスデコーダ4に出力する。 4 は入力アドレス信号をデコードしてメモリセル 5 へ出力するアドレスデコーダ、5 は0~7番地が割付けられた8ワードのアドレス領域を有するメモリセルである。なお、メモリアドレス000~111がそれぞれメモリセル5の0~7番地の各ワードに対応するものとする。

次に本実施例の動作について説明する。先ず、メモリセル5の〇~4番地の5ワードのアドレス領域を使用するものとし、残りの5~7番地のリードのアドレス領域は未使用とする。メチセの上記5ワードが全て正常な場合、非他の2・2年の上記5ワードが全て正常な場合の・C2 メチャンスによりに入力される。このため、ませいカンスに得月A0・A1・A2 とメモリセル5の各アドレスに入力される。従ってメモリアドレスにストンスに入力される。従ってメモリアドレスにある。従ってメモリアドレスにより論域は第1表に示すような対応関係となる。

このままでは、メモリセル5に故障アドレス領域が存在することになり、このメモリセルを使用したデータの読み出し、概念込み動作を継続することができなくなる。そこで、これまで全て0であった制御信号C0. C1. C2 をそれぞれ1. 01とする制御を行う。これにより、メモリアドレス信号A0. A1, A2の入力に対し排他的論理和ゲート1.2,3の出力は第2表に示す如くなる。

以下余白

特開昭62-226500(3)

第 2 表

メモリ アドレス		排 () ゲ -	対応 ワー ド			
A0	۸1	٨2	EXOR 1	EXOR 2	EXOR3	番地
0	0	0	1	0	1	5
0	0	1	1	0	0	4
0	1	0	1	1	1	7
0	1	1	1	1	0	6
1	0	0	0	0	1.	1
1	0	1	0	0	0	0
1	1	0	0	1	1	3
1	1	1	0	1	0	2

即ち、メモリアドレス信号 000 は排他的論理 和ゲート 1.2.3 を通過することによりメモリアドレス信号 101 に変更される。このため、メモリアドレス信号として 0.0.0 を入力しても

ができる。このため、前記メモリセル5を使用した装置の動作が、メモリセル5の1部のアドレス 領域の故障のために、停止されることがなくなり、 装置の信頼性及び稼動率等を向上させることがで

第2図は本発明の他の実施例を示したアロック図である。この例は本発明を制御記憶装置(CS)6へのアクセスに適用したものである。一般にマイクロプログラムを格納する制御記憶装置は全アドレス領域を使用することはほとんどない図6を発いて、システムの立ち上げ時、制御即に故障のアドレス領域と関き換えるような制御信号C0、C1 をレジスタイにセットすることにより、この作を続行することができる。

ところで、メモリの歩留りを上げる方法としては、メモリセルを予め冗長構成しておき、もしある領域が故障していたらレーザ光線等でその領域

アドレスデコーダ4にはメモリアドレス信号101が入力されるため、これに対応するメモリセル5のアドレス信号001は排他的論理和ゲート1・2・3によりメモリアドレス信号100に変更領して変更がした2番地のアドレスできるメモリセル5のではは1・4・5・6・7番地となり、モリセル5へのデータの読み出し、書き込みを行してのデータの読み出し、書き込みを行してのデータの読み出し、書き込みを行してのデータの読みというのできる。従って、メモリセル5へのデータの読み出し、書き込みを行してのデータの読みといる。

本実施例によれば、排他的論理和ゲート1.2.3の制御信号C0, C1, C2を変更することにより、メモリアドレス信号A0, A1, A2を変更することなしに、メモリセル5の故障アドレス領域を未使用の正常なアドレス領域に置き換えて、メモリセル5へのアクセスを正常に続行すること

[発明の効果]

以上記述した如く本発明のメモリアクセス方式によれば、メモリアドレスをアドレス信号変更手段を介してメモリへ入力することにより、メモリセルのアドレス領域を正常な未使用のアドレス領域で置き換えてこのメモリセルに対する正常な

特開昭62-226500(4)

データの読み聞き動作を継続し得る効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示したプロック図、第2図は本発明の他の実施例を示したプロック図である。


1.2.3…排他的論理和ゲート

4…アドレスデコーダ

5…メモリセル

代理人 弁理士 本 田 崇





第 2 図